目前分類：未分類文章 (5)

瀏覽方式： 標題列表 簡短摘要
[當VHDL和verilog混用時]
Bootstrap Dynamic Linking :
setenv LD_LIBRARY_PATH <Novas_install>/share/PLI/ldv4.0_vhpi/SOLARIS2/boot
%ncelab -f run.f -access+r -loadfmi debfmi:debfmi_boot    ---------> If Top Level is VHDL 
%ncelab -f run.f +debug -loadpli1 debpli:debpli_boot          ---------> If Top Level is Verilog
(繼續閱讀...)

narcis 發表在 痞客邦 留言(0) 人氣()

▲top

熱臉貼冷屁股的感覺很不好，

狡兔死走狗烹的感覺更差，

偏偏又來個颱風搗蛋，

(繼續閱讀...)

narcis 發表在 痞客邦 留言(0) 人氣()

▲top

Solving Setup violation

1. At first check whether the path is a valid path means whether this path will be exercised in your chip or it is a false path.
2. Check with the design specification whether the specified path could operate as a multicycle path rather than a single cycle path.
Assume it is a valid path.

(繼續閱讀...)

narcis 發表在 痞客邦 留言(0) 人氣()

▲top

  Options:
 -DEFINE <arg>                -- Defines a macro
 -FILE <arg>                      -- Load command line arguments from <arg>rmation
 -MESSAGES                    -- Specifies printing of informative messages
 -NOCOPYRIGHT             -- Suppresses printing of copyright banner

(繼續閱讀...)

narcis 發表在 痞客邦 留言(0) 人氣()

▲top
  • May 13 Tue 2008 22:40

  • 祝禱

一場震災，奪走近萬人的生命，

看到新聞畫面，真的有點不忍，

又看到那些談話性節目，還在談政治，

(繼續閱讀...)

narcis 發表在 痞客邦 留言(0) 人氣()

▲top